[Partial English translation of JPA 3-143160, page 366, right column, lines 28 to page 367, left column, line 5.]

Fig. 3 is a diagram for explaining an example for 5 realizing the pixel density same as the conventional pixel density. In this case, the characteristic of the circuit configuration shown in Fig. 3 is that the feedback inverter provided in the D latch is shorted by The operation of the shorted circuit greatly 10 differs from the operation of the circuit shown in Fig. 1 in that the output Q is constantly fixed to ${\bf high}$ (Qis constantly fixed to low) because the data input D and the output Q is shorted in the D latch. specifically, the input signal of one (A) of the two 15 AND circuits provided for each stage of the shift register is constantly fixed to high, and the output Q_1 from the shift register is directly outputted to Q_2 , which makes the circuit shown in Fig. 3 equivalent to 20 the conventional driving circuit shown in Fig. 4. Accordingly, the time chart also becomes the same as the one shown in Fig. 5. Therefore, by connecting an analog switch only to the odd-numbered transfer gates by masking in a sensor making step, it is possible to 25 drive in the conventional pixel density.

This Page Blank (uspto)

JPA 3-143160

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03143160 A

(43) Date of publication of application: 18.06.91

(51) Int. CI

H04N 1/028 H04N 1/04

(21) Application number: 01282686

(22) Date of filing: 30.10.89

(71) Applicant:

RICOH CO LTD

(72) Inventor:

WATANABE HIROBUMI


(54) SENSOR DRIVING CIRCUIT

(57) Abstract:

PURPOSE: To drive two types of sensors different in picture element density by constituting of a shift register, an AND circuit or a NAND circuit and a D latch, and selecting and driving certain picture element density and doubled picture density thereof depending on whether or not a part of the D latch is cut.

CONSTITUTION: When the outputs of a shift register are sequentially issued after a first start pulse is inputted, odd-numbered sensor bits are sequentially turned on through odd-numbered AND/analog switches. When a second start pulse is inputted, the logic of the outputs Q, Q of a D latch is inverted and even-numbered AND outputs become high, so that even-numbered sensor bits are sequentially turned on. According to the above construction, the sensor bits having the number of bits doubled the number of stages of the shift register can be driven. Then, a feedback inverter provided in the D latch is shorted by C. The output Q is constantly fixed to a high level. Thus, the conventional picture element density can be driven.

COPYRIGHT: (C)1991,JPO&Japio



			· .	-	, , , , , , , , , , , , , , , , , , ,
		j 1)			
	e e				
					·

9日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-143160

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)6月18日

H 04 N 1/02

1/028 1/04

٠. ٠

103 Z

愽

9070-5C 7037-5C

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称

センサ駆動回路

②特 頤 平1-282686

文

②出 願 平1(1989)10月30日

仰発明者,渡辺

東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑦出 願 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

⑩代 理 人 弁理士 高野 明近 外1名

明細書

1. 発明の名称

センサ駆動回路

2. 特許請求の範囲

1. イメージセンサ等の駆動回路に於いて、シフトレジスタとAND回路又はNAND回路とDラッチとから構成され、前記センサを前記シフトレジスタとDラッチとで制御される前記アナログスイッチで充世し、その時の充電健流をビデオセンサとして取り出すセンサ駆動回路において、前部度とその倍の画素密度を選択して前記センサ駆動できるようにしたことを特徴とするセンサ駆動回路。

3. 発明の詳細な説明

技術分野

本発明は、センサ艇動回路に関し、より詳細に は、等倍センサの駆動回路に関する。

第4 図は、従来のセンサ駅動回路一体型等倍

センサの駆動回路を示す図、第5図は、その動作を示すためのタイムチャートで、図中、1はシフトレジスタ、2はアナログスィッチ、3はセンサで、図示のように、従来のセンサ駆動回路・地で、図示のように、従来のセンサ駆動回路は、シフトレジスタ1の段からの1出力がセンサ1ビットに対応している為、センサ3のビット数とシフトレジスタ1の段数が等しく設計されていた。この駆動方式で、センジスタ1の段数も倍になり、プロセスのフォトマスクを全て倍画素密度用として新規作成する必要がある。

<u>Fl</u> My

本発明は、上述のごとき実情に鑑みてなされたもので、特に、駆動回路部のフォトマスクをわずかな修正をすることにより、従来の画素密度のものと、従来の倍画素密度のものを並用して使用できる様な駆動回路を提供することを目的としてなされたものである。

梅 成

本発明は、上記目的を達成するために、イメー ジセンサ等の駆動回路に於いて、シフトレジスタ とAND回路又はNAND回路とDラッチとから 構成され、Dラッチの一部を切断するか否かで、 ある画素密度とその倍の画素密度を選択して駆動 できることを特徴としたものである。すなわち、 シフトレジスタとAND回路とDラッチから構成 された等倍センサの駆動回路に於いて、Dラッチ に設けた帰還用インパーターを短絡しない場合、 AND同路への入力信号がシフトレジスタのスタ ートパルスに同期してhigh又は1owとなる ことで奇数番目のセンサビットを順次オンした後、 偶数番目のセンサビットを順次オンして従来の倍 の画素密度のセンサが駆動でき、帰還用インバー タを短絡した場合AND回路の入力信号がhigh 又は10wに固定され、従来の画素密度のセンサ の駆動ができることを特徴とする駆動回路である。 以下、本発明の実施例に基づいて説明する。

第1図は、本発明による駅動回路の一実施例を 説明するための図で、図中、1はシフトレジスタ、

が入力されたとき、Q、Qをそれぞれhigh、 lowに保持し、第2のスタートパルスが入力 されるとQ、Qをそれぞれしow、highに保 持する。

以上の様に構成することにより、第1のスタートパルスが入力されてからシフトレジスタの出力が順次出るに従って、奇数番目のAND/アナログスィッチを介して奇数番目のセンサピットが順次オンされる。次に第2のスタートパルスが入力したときDラッチの出力Q、Qの論理が反転し、偶数番目のANDの出力がhighとなる為、偶数番目のセンサビットが順次オンされる。以上の構成からシフトレジスタの段数の倍のビット数のセンサビットを駆動可能となった。

上述のように、本発明の特徴の1つは、ビデオセンサ出力を奇数ビット、偶数ビットのセンサ出力を時系列で分離してシリアル信号として出力していることにある。

すなわち、第5図は、第4図に示した従来技 術で、8dpmのAサイズ(1728dot/line)の 2はアナログスイッチ、3はセンサ、4はAND 又はNAND回路で、第4図に示した従来技術と 同様、ビット分割されたフォトダイオード型のセンサをMOST。からなるアナログスイッチで充 能し、その時の充電電流をビデオ信号としてとり 出す方式のセンサで、最初、従来の倍の画素はよ の場合について説明するが、この場合の特徴は、 第1図の回路構成において、Dラッチ回路5に設けた帰還用インバータ6がCにて示す部分で短絡 されていない点にある。

第2回は、第1回に示した回路の動作説明をするためのタイミングチャートで、第1回において、シフトレジスタ1段からの出力 Q。は、2個のAND回路A、Bに入力される。AND回路AはQ。とDラッチの出力 Qが入力信号で、出力 Q。が奇数ビット目のセンサのアナログスイッチに接続される。同様に、AND回路Bは Q。とQが入力信号で、出力 Q。は偶数ビットのセンサのアナログスイッチに接続される。Dラッチはスタートパルス信号を入力とし、最初のスタートパルス

タイミングチャートであるのに対し、第2図は、 同じ段数のシフトレジスタで倍密度の16dpm (Aサイズで3456dot/line)の場合である。なお、1ライン当りの読み取り時間を8dpm と16dpmで同じにしようとした場合、クロックは、8dpmに比べ16dpmが倍の周波数(φ₂=2 φ₂)が必要である。

第3回は、従来の画素密度と同じ画素密度とする場合の例を説明するための図で、この場合の特徴は、第3回の回路構成において、Dラッチに設けたが、Dラッチに対したの回路の動作が第1回路の動作と大きく異なるのでが、Dラッチでデータ入力Dと出力Qが短路している。この短路回路の動作と大きく異なるして、のより、は常時トighで入力トレジストロのよって2個設けられたAND回路の1つジストレジストロのようの出力Q」はそのままQ」に出力され第4回に、タットの出力Q」はそのままQ」に出力され第4回に、タットの出力Q」はそのままQ」に出力され第4回に、ターに従来の駆動回路と等価となり、従って、ターには、アールでは、

特開平3-143160(3)

イムチャートも第5図のタイムチャートと同じになる。従って、センサ作成工程のマスクでアナロ グスィッチを奇数番目のトランスファーゲートと のみ接続することにより従来の画素密度の駆動が 可能である。

効 果

以上の説明から明らかなように、本発明による 駆動回路方式では、Dラッチに設けた帰還用イン パータを短絡するか否かで、ある画素密度とその 倍の画素密度を選択して駆動できるので、フォト マスクをわずかに修正するだけで画素密度の異な る二種類のセンサを駆動できる駆動回路が得られ る利点がある。


4. 図面の簡単な説明


第1図は、木発明による駆動回路の倍調素密度 時の一例を説明するための構成図、第2図は、本 発明の動作説明をするためのタイムチャート、第 3回は、本発明による駆動回路の等倍画素密度時 の一例を示す図、第4図は、従来の駆動回路の構 成を説明するための図、第5図は、その動作説明 をするためのタイムチャートである。 1 … シフトレジスタ、 2 … アナログスィッチ、 3 … センサ、 4 … A N D 又は N A N D 回路、 5 … D ラッチ回路、 6 … 粉速用インバータ。

> 特許出願人 株式会社 リ コ ー 代 理 人 高 野 明 近 (ほか1名)


F16.2 第 2 図


FIG.| 第 1 図





特開平3-143160(4)





 $L_{(i,j)} = \sum_{j=1}^{N-1} \sum_{i=1}^{N-1} \sum_{j=1}^{N-1} \sum_{j=1}^{N-1} \sum_{i=1}^{N-1} \sum_{j=1}^{N-1} \sum_$

